【网安学术】不同传输模式下多芯片组件串扰的建模与仿真

摘要：在分析多芯片组件串扰对信号传输参数影响的基础上，建立了传输线串扰耦合等效电路模型，并利用APD（Advanced Package Designer）软件对其进行模拟仿真。仿真结果表明，系统的性能与耦合程度和传输模式有关，微带线的串扰会影响传输线的时序；差模和共模两种传输模式下的阻抗变化曲线，均为靠近固定阻抗值的渐近线；互耦合寄生参数随传输线间距的减小而呈指数衰减；对于阻抗较低的传输线，其耦合寄生参数也较小。可见，分析与计算结果一致。

0 引 言

多芯片组件（MCM）是将两个或两个以上的大规模集成电路裸芯片和其他微型元器件电连接于同一块共用的高密度互连基板上，并封装在同一外壳内所构成的具有一定部件或系统功能的高密度微电子组件。由于MCM封装技术具有降低互连延迟和提高封装密度的优势，在高性能系统中得到了广泛应用[1-2]。随着MCM工作频率的升高和信号上升沿的缩短，电路的反射、延时和串扰等信号完整性问题已不容忽视，必须建立传输线分析模型才能满足实际要求。

目前，国内外主要就电流流向、平行线间距、干扰源信号频率等因素对串扰的影响[3-4]以及MCM串扰的改进算法[5-6]进行了研究。例如，可采用SLEM模型来计算传输线等效特性阻抗和传输速率[7-8]。利用这种方法可以有效估算串扰的影响，且计算速度较快。但是，当共模和差模产生的阻抗和传输速度变化较大时，SLEM不能满足实际设计要求。本文分析串扰对信号传输参数的影响，利用APD（Advanced Package Designer）软件，对传输线串扰耦合等效电路进行建模仿真，在设计前端估算出串扰的不利影响，从而提高设计效率。

1　不同传输模式下串扰对特性阻抗和传输速度的影响

多芯片组件的传输线串扰噪声可通过电感矩阵和Lmatrix 和电容矩阵Cmatrix 来描述[9]：

由于传输线等效电感和电容与数据传输模式有关，因此开关方式会影响传输线的特征阻抗和传输延迟。下面通过对差模和共模两种传输模式下等效电路模型的分析，说明串扰对传输线特性阻抗和传输速度的影响。

1.1　差模传输形式

差模情况下，传输线等效电容随互容的增加而增加，而等效电感随互感的减小而变小。在图1所示的等效电感电路模型中，两线耦合系数 （Lm 为互感），传输线电流I1 和I2 大小相同，方向相反。

假设L11=L22=L0 ，利用 可计算得到电感耦合产生的电压，Vnoise 为噪声电压， 为电流变化，代入基尔霍夫电压定律，得：

将I1=I2 和V1=-V2 分别代入式（3）、式（4），得：

因此，对于以差模形式传输的耦合传输线，线1上的等效电感为：

同理，建立差模等效电容的等效电路模型，如图2所示，其中Cm 为互容。

假设C1g=C1g=C0 ，则在点V1 、V2 处根据基尔霍夫电流定律，得：

将I1=-I2 和V1=-V2 带入式（8）、式（9），得：

因此，线1上的等效电容为：

由上述分析可得，差模传输耦合线的等效阻抗与传输线速度分别为：

1.2　共模传输形式

共模情况下传输线等效电容随互容的减少而减少，而等效电感随互感的增加而增加。它的等效电路模型如图3所示，其中传输线电流I1 和I2 大小、方向均相同。

采用类似差模的分析方法，可得到共模状态下传输线1上的等效电感和电容分别为：

因此，耦合传输线的共模传输特性为：

2　仿真结果与分析

将上述分析得到的传输线等效阻抗和传输速度等参数代入双传输线模型，利用双线模型模拟多条耦合传输线系统。仿真时采用传输线微分段RLCG串联组成的传输线等效分布电路模型，基于最小上升或下降时间来确定RLCG的数量[10]。图4为14.5 mils（1 mil=0.001 inch）长，10 mils宽的50 Ω传输线模型，其中驱动端上升时间为1.5 ns，介电系数为4.5。

耦合传输线的等效模型如图5所示。该等效电路模型将两条耦合传输线按照SPICE模型分为N 段（N 为RLCG的数量）。由上述单根传输线模型分析可知，图5模型可表征连续的传输线特性。图5中通过引入耦合因子来表示传输线的互感，式中L12 为传输线1、2间的互感系数，L11 、L22 为两传输线电感。

 

利用上述的耦合传输线建模方法，对上升时间为100 ps的耦合传输线进行仿真，其中C11=C22=2pF ，C12=C21=0.1pF ，L11=L22=9nH ，L12=L21=0.7nH 。图6为不同传输模式串扰引起的信号电压仿真结果，图7表明了差模与共模传输模式下阻抗和传输速度的变化对信号传输的影响。可以看出，串扰给信号完整性和传输速度均带来较大影响，系统的性能与耦合程度和传输模式有关。由于信号完整性直接依赖于源端和传输线的阻抗，因此这些影响本质上是由传输线等效特征阻抗变化引起的。对于微带线，串扰所引起的传输速度的改变也会影响传输线的时序。

图8为不同间距测量电压值（以微带线为例），图9为不同传输模式下阻抗随传输线间距的变化曲线。可以明显看出，对于差模和共模两种情况，阻抗值变化曲线都是靠近固定阻抗值的渐近线。图中阻抗目标线是在没有考虑邻近传输线影响情况下而计算得到的。当传输线距离较小时，信号线阻抗应略小于图中目标值，这是因为邻近传输线信号会产生完全的共模和差模阻抗，从而提高了信号线的自身容性参数。通过仿真还可得到，低阻抗传输线的串扰变化对信号完整性的影响较小，这是因为低阻抗传输线与参考平面的耦合较强，而与相邻线间的耦合较弱。因此，低阻抗传输线上由串扰引起的阻抗变化相对较小，从而对系统性能的影响也较小。

图10为改变传输线尺寸得到的耦合寄生参数仿真结果。可以看出，互耦合寄生参数随传输线间距的变小而呈指数衰减。该曲线是对两耦合传输线仿真得到的结果。多传输线耦合的情况类似。此外，由于高阻抗传输线与参考平面的距离远大于传输线间距，从而导致其阻抗变化较大。因此，高阻抗传输线间的耦合寄生参数也相对较大。上述分析结果与理论计算一致[11-13]。

3　结　语

利用SLEM方法可在前端设计中对串扰进行有效分析，因此在确定缓冲器阻抗和传输线间距时，该方法比较有效。但是，当传输线间距与介质高度之比小于1时，必须建立本文的传输线串扰耦合等效电路模型，才能满足实际设计要求。仿真结果表明，系统的性能与耦合程度和传输模式有关，微带线的串扰会影响传输线的时序；差模和共模两种传输模式下的阻抗变化曲线，均为靠近固定阻抗值的渐近线；互耦合寄生参数随传输线间距的减小而指数衰减。可见，上述分析与计算结果一致，研究对于提高MCM传输质量和改善系统性能具有重要意义。

参考文献：

[1] WONG C P,WONG M M.Recent Advances in Plastic Packaging of Flip-Chip and Multichip Modules (MCM) of Microelectronics[J].IEEE Transaction on Components and Packaging Technology,1999,22(01):21-25.

[2] KHOO K Y,CONG J.An Efficient Multilayer MCM Router Based on Four-via Routing[C].30th ACM/IEEE Design Automation Conference,1993：590-595.

[3] 李莉,李卫兵,王学刚等.二平行传输线间的串扰分析[J].电波科学学报,2001,16(02):271-282.

[4] 宋占海,刘元安,黎淑兰等.对垂直交叉线中串扰的分析[J].电波科学学报,2003,18(04):457-461.

[5] 陈彬,杨华中,汪惠.互连线延时和串扰的估算方法[J].电路与系统学报,2003,8(06):100-106.

[6] 张徐亮,赵梅,范明钰等.一种在VLSI电路物理设计中减小串扰的优化算法[J].计算机辅助设计与图形学学报,2001,13(04):289-293.

[7] Chen W Y,Gupta S K,Bruer M A Test Generation for Crosstalk Induced Faults:Framework and Computational Results[C].Proceeding of the 9th Asian Test Symposium,2000:305-310.

[8] 赵骏,刘凌志,毛军发等.一种新的集成电路互连线串扰模型和估计公式[J].电子与信息学报,2003,25(04):543-550.

[9] Krstic A.Delay Testing Considering Crosstalk Induced Effects[C].Proceeding of IEEE International Test Conference,2001:558-567.

[10]Eisenstadt W R,Jeong J Y.A New on-chip Interconnect Crosstalk Model and Experimental Verification for CMOS VLSI Circuit Design[J].IEEE Trans. Electron Devices,2000,47(01):129-140.

[11]Murat B,Ravi V.Crosstalk Noise Control in an SOC Physical Design Flow[J].IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems,2004,23(04):353-356.

[12]Chang C C,Cong J.Pseudo-pin Assignment with Crosstalk Noise Control[J].IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems,2001,20(05):598-611.

[13]Wong S C,Lee G Y,Ma D J.Modeling of Interconnect Capacitance,Delay and Crosstalk in VLSI[J].IEEE Trans. Semiconductor Manufacturing,2000,2(13):108-111.

作者简介：

畅艺峰，博士，深圳市中航比特通讯技术有限公司 专用通讯承载网络重点实验室高级工程师，主要研究方向为电路与数据平台化承载技术；

康　健，北京宇航系统工程研究所；

邹旭军，深圳市中航比特通讯技术有限公司 专用通讯承载网络重点实验室工程师，学士，主要研究方向为智能网络和多信道融合传输研究；

林　开，深圳市中航比特通讯技术有限公司专用通讯承载网络重点实验室，硕士，主要研究方向为分组传送网络融合承载技术；

尤海艳，深圳市中航比特通讯技术有限公司专用通讯承载网络重点实验室，学士，主要研究方向为路由交换和网络智能规划技术。

（本文选自《通信技术》2018年第九期）

原创声明 >>>

本微信公众号刊载的原创文章，欢迎个人转发。未经授权，其他媒体、微信公众号和网站不得转载。

网 络 强 国 建 设 的 思 想 库 

—— 安 全 产 业 发 展 的 情 报 站 —— 

创 新 企 业 腾 飞 的 动 力 源

···························································

投稿网址：http://www.txjszz.com  

合作热线：010-88203306

原文始发于微信公众号（信息安全与通信保密杂志社）：【网安学术】不同传输模式下多芯片组件串扰的建模与仿真