3. 时钟分配（CCU）

配置好时钟系统的时钟源（OSC）和锁相环倍频（PLL），系统操作所依赖的Root Clock就有了。接下来，MCU的所有外设模块，CPU核都需要从Root Clock通过分屏来适配自己需要的时钟。 各个模块都需要适配时钟，主要是为了优化性能和降低功耗。

对于时钟分配，系统分为多个子时钟域，可以在这些域中单独配置时钟速度。 内部接口派生的每个子时钟域也有限制。 每个子时钟域从时钟角度定义逻辑单元。

时钟分配通过时钟控制单元 (CCU) 完成。CCU 接收由两个 PLL (fPLL0 and fPLL1/2) ，备用时钟fBack 和 fOSC0创建的时钟。 这些时钟可以直接转发或划分，以便提供子时钟域。

3.1 时钟控制单元

Figure 5 Clock Control Unit Overview

对于大多数时钟，提供了线性分频器来调整时钟频率以满足应用要求。 此分隔符由寄存器 CCUCONy 中的位字段 XXXDIV 控制。

时钟系统的配置非常灵活。 这允许将频率变化调整为应用程序定义的特定电流限制。

每个模块都有default时钟源以及推荐（√）的时钟源，以及可选的倍频/分频系数。在配置某个具体模块的时钟时，首先选择时钟源，然后再选分频系数。

3.2 以MCCAN为例配置时钟频率

CCUCON0.CLKSEL配置fsource0, fsrc1, and fsource2三个时钟的时钟源。

MCAN的配置在CCUCON1寄存器上。

CCUCON1.MCANDIV配置f_MCANI的分频系数。

CCUCON1.CLKSELMCAN配置MCAN的时钟源。

CCUCON1寄存器的默认值位0x1010 0302，也就是：

CCUCON1.MCANDIV = 2

CCUCON1.CLKSELMCAN = 0 à fMCAN clock是不工作的。

需求：fMCAN clock配置到80MHz.

第一步：了解时钟源

从第二章已知

fPLL0为100MHz.

fPLL1为320MHz.

fPLL2为200MHz.

第二步：CCUCON0.CLKSEL配置为0x01B

也就是

fsource0 == fPLL0 == 100MHz

fsource1 == fPLL1 == 320MHz

fsource2 == fPLL2 == 200MHz

第三步：配置CCUCON1.MCANDIV = 0x4H

也就是

fMCANI = fsource1/4 = 320/4 = 80MHz.

第四步：配置CCUCON1.CLKSELMCAN = 01B，fMCANI is used as clock source fMCAN

也就是

fMCANI == fMCAN == 80MHz.

4. 总结

时钟配置基本都是按下图的推荐参数来配置的

Figure 6 Clocking System example with external 20MHz crystal / clock input

End