英飞凌Aurix2G TC3XX GETH模块详解

为了使读者能够更好地理解GETH模块的相关功能，我们需要先介绍下车载以太网的硬件基本框架。

Aurix中的GETH模块除了包含MAC内核，还具有专属的DMA模块，负责进行数据的收发处理。英飞凌集成后的GETH架构如图所示：

该图和前面的类似，只是进行了内部拆解，最外层AHB Master接口接到英飞凌的SRI总线上，供DMA进行数据读取和写入；AHB Slave总线接入到英飞凌的SPB总线上用于MCU对GETH模块的控制。第二层EQOS-DMA主要包含DMA硬件，包括仲裁单元。第三层EQOS-MTL是传输层，用于组包拆包（不是TCP）。最后一层是EOQS-Core，就是模块的内核，负责数据的最下层收发处理。本节我们分别介绍这些模块的结构和功能。

GETH模块时钟为fGETH，其来源为fSOURCE0，即系统时钟，分频系数为CCUCON5.GETHDIV，计算公式为：

CSR全称为Control and Status Register，在GETH内部DMA、MTL、MAC都有各自的寄存器。前文也提到，MCU通过SPB总线访问该接口，接口内部转AHB协议进行数据处理。这些对于程序员来说是透明的，我们只需要根据寄存器说明访问寄存器即可。

AHB Master接口用来进行AHB总线数据访问，该接口由DMA进行控制，在系统内存和GETH模块之间进行数据传输。在GETH模块工作过程中，不管是发送端还是接收端，总是由GETH的DMA主动访问SRI接口。

• Round-Robin Arbitration：当寄存器DMA_MODE.DA被设置为0时，使用该模式，该模式通过DMA_MODE.PR来按照比例为Tx和Rx分配总线带宽；

• Fixed-Priority Arbitration：当寄存器DMA_MODE.DA被设置为1，DMA_MODE.TXPR为0时，则接收的优先级永远高于发送；如果DMA_MODE.TXPR为1时，则仲裁规则按照下表实施；

DMA的控制并不需要用户直接干预，用户只需要通过描述符来控制数据的收发，DMA的搬运完全在后台由硬件完成，该内容在下文中会详细介绍。

当MTL将数据发送到MAC，并同时拉高SOP信号线，则视为启动一次发送，此时MAC开始将数据发往MII或者GMII。然后中间有一系列延时、ACK等逻辑完成MTL向MAC的数据发送，最后MTL拉高EOP信号线，视为MTL传输完成。如果是全双工模式，意味着这一包发送完成了；但是如果是半双工模式，MAC层还需要进行载波侦听和碰撞检测，以防止总线Busy的时候发包失败，并进行重发流程。MAC层的发送流程如下图所示：

同时MAC将MTL发来的链路层数据进行组包，在包头加上前导码、帧起始，然后计算CRC填充到尾部，并在尾部留上帧间隔。

当MAC从连接PHY端的MII或者GMII接口检测到SFD帧起始以后，首先会拆包取出Preamble前导码和SFD帧起始，随后开始进行数据接收。数据接收到Buffer中以后需要进行MAC地址过滤和CRC校验，如果不通过则该包会被丢弃。接收端时序图如图所示：

• Normal Descriptor：常规描述符，用来描述packet的数据，并提供适用于将要传输的packet的控制信息；

• Context Descriptor：增强描述符，用于提供适用于将要传输的数据包的控制信息。

比如当我们执行发送操作时（通过写描述符尾寄存器），DMA就会从当前发送描述符（Current Descriptor Pointer）指向的位置开始往下轮询，直到描述符尾指针，对所有属于DMA控制的描述符指向的Buffer执行数据搬运。

这里我们先介绍下和描述符相关的寄存器。这里注意一下，由于搬运是由DMA通道执行的，所以每个DMA通道有自己的一套描述符寄存器。

• DMA_CHi_CURRENT_APP_TXDESC：当前发送描述符，用于指向DMA下一条会读取的描述符，也就是当前用户可用的描述符；

• DMA_CHi_CURRENT_APP_TXBUFFER：当前发送描述符指向的Buffer地址，虽然描述符里有Buffer的信息，但是Aurix还是提供了当前发送Buffer的寄存器，表示当前发送描述符指向的Buffer地址；

• DMA_CHi_CURRENT_APP_RXBUFFER：当前接收描述符，表示当前用户可用的接收描述符。

• DMA_CHi_CURRENT_APP_RXBUFFER：当前接收描述符指向的Buffer地址。

• DMA_CHi_TXDESC_LIST_ADDRESS：发送描述符基址，指向第一个发送描述符；

• DMA_CHi_RXDESC_LIST_ADDRESS：接收描述符基址，指向第一个接收描述符；

• DMA_CHi_TXDESC_RING_LENGTH：发送描述符长度，注意0表示1个描述符，以此类推；

• DMA_CHi_RXDESC_RING_LENGTH：接收描述符长度，注意0表示1个描述符，以此类推；

• DMA_CHi_TXDESC_TAIL_POINTER：发送描述符尾指针，指向最后一个描述符之后的地址；

• DMA_CHi_RXDESC_TAIL_POINTER：接收描述符尾指针，指向最后一个描述符之后的地址。

我们通过一个实际场景来介绍下这些描述符寄存器的作用，描述符的内容可以先不用关注，后面会介绍。这是我在使用过程中的一段实际内存，它里面放了4个发送描述符，因为我这里配置了4个Buffer。

然后我们看各个寄存器的值：

我们可以看到当前CURRENT_TXDESC指向的是第二个描述符，也就是说我们要发送数据的话就使用这个描述符。然后TXDESC_LIST_ADDRESS指向第一个描述符，TXDESC_RING_LENGTH为3表示配置了4个描述符。当我们向TXDESC_TAIL_POINTER写入尾部地址时，DMA会轮询从CURRENT_TXDESC到TXDESC_TAIL_POINTER（左闭右开）的所有描述符，执行发送操作。当然只有第二个描述符的DMA归属位置位了，到第三个时DMA会自动Suspend，详细流程我们后面再讨论。

Read Format下的描述符如上图所示，主要包括两个Buffer指针、Buffer长度信息和一些其他的控制信息。从上到下4个Word依次是TDES0到TDES3，我们一一展开介绍。

• TDES0：

• BUF1AP：Buffer1的地址；

• TDES1：

• BUF2AP：Buffer2的地址，但是我们一般不使用，包括Infineon官方的MCAL代码都是不用的；

• TDES2：

• IOC（31）：Interrupt on Completion，完成中断标志位，packet发送完之后会置位；

• TTSE（30）：Transmit Timestamp Enable，发送时间戳使能位；

• B2L（29:16）：Buffer2的长度；

• VTIR（15:14）：VLAN标签插入、替换标志位，VLAN一般由上层处理，AUTOSAR中也一般交给EthIf来管理，所以该位一般是0；

• B1L（13:0）：Buffer1的长度；

• TDES3：

• OWN（31）：DMA控制权标志位，该位置位表示DMA拥有该描述符的控制权，它会去读取相应的Buffer，并回写该描述符，并将该位清除；

• CTXT(30)：常规描述符和增强描述符位，0表示常规描述符；

• FD(29)：First Descriptor，表征第一个描述符，一般数据存在于多个Buffer时，有头部、连续描述符之分，我们一般使用连续Buffer，只需要一个描述符，因此FD包括下面的LD一直都置位；

• LD(28)：Last Descriptor，表征是最后一个描述符；

• CPC（27:26）：CRC Pad控制位，

• SAIC（25：23）：SA Insertion Control，源地址插入控制，可以配置让MAC层根据MAC地址寄存器自动修改源MAC地址，而不用上层指定；

• SLOTNUMorTHL（22:19）：Slot Number Control Bits in AV Mode，AV模式下的槽数量控制位，用于上层Header信息的辅助处理，一般不使用；

• RES_18（18）：预留；

• CIC/TPL（17：16）：Aurix提供了TCP/IP的CheckSum辅助计算功能，能够通过硬件计算为上层降低负载；

• TPL（15）：Reserved or TCP Payload Length；

• FL/TPL（14：0）：Packet Length or TCP Payload Length，一般用作Packet长度；

我们可以看到Write-Back格式的描述符包含了时间戳和状态位，状态位这里就不展开介绍了，感兴趣的读者可以翻阅手册进行查询。

然后我们就着描述符来介绍GETH的发送流程：

1. 用户根据发送数据向描述符中写入信息，包括Buffer地址、长度等，然后将描述符中的DMA控制权标志位置位；

2. 用户写入描述符尾指针寄存器，启动DMA；（该操作是一个启动DMA的动作，即使描述符尾指针没有变动，也需要写一下）

3. DMA对所有的请求进行仲裁；

4. DMA根据当前描述符寄存器，从内存中读取描述符；

5. DMA通道从当前发送描述符指针指向的描述符开始遍历，直到以下条件满足，然后DMA进入Suspend状态，执行步骤11：

1. 遍历到的描述符属于APP(TDES3 [31] = 0)  ；

2. 当前发送描述符指针等于描述符尾指针寄存器；

3. 发生错误；

6. 如果遍历到的描述符属于DMA，则DMA从描述符中解析Buffer地址；

7. DMA根据解析到的Buffer地址，从系统内存中读取用户的发送数据，送到MTL进行发送；

8. 如果packet被存放在多个Buffer里，并且使用了多个描述符，DMA会立即读取下一个描述符，步骤3到7会重复直到packet中的所有数据都被传输到MTL；

9. packet传输完成之后，如果IEEE标准规定的时间戳使能了，从MTL获取的发送时间戳将被回写到发送描述符（TDES0和TDES1），如果是多个描述符的packet，则写到最后一个描述符中；相关的状态位会被写回到TDES3，并且DMA控制位会被清空，APP拿回描述符控制权；如果没有使能时间戳，则DMA不修改TDES0和TDES1；

10. 如果描述符中的发送完成中断标志位使能了，DMA状态寄存器中的发送中断位会置位，DMA回到步骤3；

11. 当用户向描述符尾指针寄存器写入任何值时，会启动DMA的Polling，并回到步骤3，并且下溢中断状态位被清零。如果用户通过清除DMA控制寄存器中的相应标志位来停止DMA，则DMA进入Stop模式。

下面是对应的流程图：

接收描述符包括两种类型：常规描述符和增强描述符。常规描述符同样有Read-format和Write-back format。用户按照Read-format格式，根据Buffer的实际容量配置完描述符之后，将描述符控制权释放给DMA，DMA在收到完整且通过校验的packet之后，会将数据搬运到描述符指定的接收Buffer，随后将状态信息以Write-back格式写回到描述符。相比于发送描述符，接收描述符的回写内容比较多，因此它的状态回写会额外占用一个增强描述符，用于补充描述状态信息。

Read-format的接收描述符格式如上图，RDES0包含的是接收Buffer的地址，RDES2包含的是Buffer2或者头的地址，但是我们一般packet存放到一个Buffer里，RDES3包含两个重要的位，一个是DMA控制权位OWN，另一个是常规/增强描述符标志位INTE。

Write-back格式的描述符见上图，可以看到其信息还是比较多的，但是前面也提到，VLAN一般我们会交给上层处理，所以RDES0一般在Write-back中DMA不去修改它的值。

• RDES0：

• IVT（31:16）：如果RDES3中的RS0V置位，则该内容为接收packet的Inner VLAN标签，否则为无效值；

• OVT（31:16）：如果RDES3中的RS0V置位，则该内容为接收packet的Outer VLAN标签，否则为无效值；

• RDES1:

• OPC（31:16）：OAM Sub-Type码，或MAC包控制操作码，取决于RDES3的OAM Sub-Type CodeIf Bits位域；

• TD（15）：Timestamp Dropped，标志着时间戳被捕获到但是由于溢出导致丢失；

• TSA（14）：Timestamp Available，时间戳有效标志，该位如果置位则下一个增强描述符的RDES0和RDES1的时间戳有效；

• PV（13）：PTP Version，PTP版本；

• PFT（12）：PTP Packet type；

• PMT（11:8）：PTP Message Type；

• IPCE（7）：IP Payload Error；

• IPCB（6）：IP Checksum Bypass，仅当使用了IP Checksum功能时有效；

• IPV6（5）：IPv6 Header Present；

• IPV4（4）：IPv4 Header Present；

• IPHE（3）：IP Header Error；

• PT（2:0）：Payload Type，指示上层包类型，如UDP、TCP、ICMP；

• RDES2：

• Rsvd（31:27）：Reserved；

• MADRM（26:19）：MAC地址或者Hash值；

• HF（18）：Hash Filter Status；

• DAF（17）：Destination Address Filter Fail，指示目标MAC地址过滤失败；

• SAF（16）：SA Address Filter Fail，指示源MAC地址过滤失败

• OTS（15）：VLAN filter status；

• ITS（14）：Inner VLAN Tag filter status；

• Rsvd（13:11）：Reserved；

• ARPNR（10）：ARP Reply Not Generated，指示MAC是否进行ARP回复；仅当使用了IPv4 ARP Offload功能时有效；

• HL（9：0）：L3/L4 Header Length，有些情况下packet会将上层的头和数据分开存放到不同的Buffer中，该位域表征分割之后Header的长度；

• RDES3：

• OWN（31）：DMA控制权标志位，1表示DMA拥有该标识符的控制权；

• CTXT（30）：常规/增强描述符标志位，1表示增强描述符；

• FD（29）：First Descriptor，首描述符；

• LD（28）：Last Descriptor，末尾描述符；注意，额外的增强描述符不算在内；

• RS2V（27）：RDES2有效位，0表示该描述符的RDES2未使用；

• RS2V（26）：RDES1有效位，0表示该描述符的RDES1未使用；

• RS2V（25）：RDES0有效位，0表示该描述符的RDES0未使用；

• CE（24）：CRC错误标志位；

• GP（23）：Giant Packet；

• RWT（22）：Receive Watchdog Timeout，表示接收超时；

• OE（21）：Overflow Error，表示Rx FIFO溢出；

• RE（20）：Receive Error，gmii_rxer_i signal信号位置位时该寄存器置位，同时该位也可表征半双工模式下的载波侦听错误；

• DE（19）：Dribble Bit Error；

• LT（18：16）：Length/Type Field；

• ES（15）：Error Summary；

• PL（14:0）：Packet Length，表征收到的packet的数据长度，包含CRC；

如前所述，接收的回写需要在常规描述符之后跟随一个额外的增强描述符，所以这里介绍下接收增强描述符。它的RDES0是时间戳的低位，RDES1是时间戳的高位，RDES3中包含一个DMA控制权标志位OWN和一个常规/增强类型标志位CTXT。

接收流程和发送流程类似，都是APP操作描述符，然后等DMA操作数据，区别在于APP需要通过轮询或中断来判断是否有数据接收，并进行处理，然后重置描述符，将Buffer还给DMA用于后续数据接收。

1. 用户根据接收Buffer地址填充接收描述符，然后将描述符中的DMA控制权标志位置位；

2. 如果DMA已经完成初始化，则会在当前接收描述符指针和接收描述符尾指针之间进行遍历，查找可用的描述符，如果没有找到，则进入Suspend状态，并执行步骤11；

3. DMA读取可用的接收描述符然后解析接收Buffer地址；

4. 如果当前描述符的时间戳使能了且上一个描述符的时间戳可用，DMA将时间戳写入当前描述符的RDES0和RDES1，并将常规/增强描述符标志位置位，就是前文所说的跟随的额外增强描述符；

5. DMA处理接收到的数据并将其放置到描述符指定的Buffer中；

6. 如果当前packet没有接收完全，DMA将当前描述符暂时关闭，然后到步骤10；

7. DMA将MTL传递过来的相关状态位写入到当前描述符中，清除DMA控制权标志位，并将Last Descriptor位置位；

8. DMA将帧长度写入到RDES3中，将VLAN TAG写入到RDES0中，并写入MAC control frame opcode、OAM control frame code、extended status information到RDES1中；

9. 如果时间戳使能了，DMA将接收时间戳值暂存。后续将其写入到下一个增强描述符中（如步骤4描述）；

10. 如果描述符链表中仍有描述符需要处理，执行步骤3，否则进入Suspend状态，执行步骤11；

11. DMA进入Suspend状态，等待用户通过写接收描述符尾寄存器进行轮询请求。

下面是对应的流程图：

总结下来，就是用户给了指定的Buffer，然后将对应描述符的控制权交给DMA，然后轮询或者中断查看描述符状态，如果有收到packet，将数据传给上层进行处理，然后重置下描述符继续交给DMA去接收数据。

对于MCU来说，PHY是MCU的外设，除了使用RMII、RGMII等接口进行数据传输以外，还需要对其进行控制。PHY作为信号收发器，其内部逻辑比其他收发器如CAN收发器要复杂得多。其控制逻辑一般是使用SMI协议，包含一个MDC主机时钟线，和一根MDIO半双工数据线。

SMI协议的传输相对还是比较简单的，它有读和写两种访问形式：

Std_ReturnType IfxGeth_Eth_Phy_Dp83825i_read_mdio_reg(uint8 EthCtrl, uint16 regAddr, uint16 *pdata){    Std_ReturnType ret = E_OK;    uint16 regDomain;    if(regAddr<=0x1F){        ret |= Eth_ReadMii(EthCtrl, DP83_TRCVID, (uint8)regAddr, pdata);    }else{        regDomain = DP83_GetRegDomain(regAddr);        ret |= Eth_WriteMii(EthCtrl, DP83_TRCVID, DP83_REGCR, regDomain);        ret |= Eth_WriteMii(EthCtrl, DP83_TRCVID, DP83_ADDAR, regAddr);        ret |= Eth_WriteMii(EthCtrl, DP83_TRCVID, DP83_REGCR, regDomain|DP83_NOINC);        ret |= Eth_ReadMii(EthCtrl, DP83_TRCVID, DP83_ADDAR, pdata);    }    return ret;}

这里介绍几个比较重要的寄存器，调试过程中使用还是非常有必要的。下面寄存器的属性比较固定，就不一一解释了，TX表示发送，RX表示接收，GOOD_BAD表示所有包，GOOD表示成功的包，OCTET表示字节数，Packet表示包数：

• TX_OCTET_COUNT_GOOD_BAD

• TX_OCTET_COUNT_GOOD

• TX_PACKET_COUNT_GOOD_BAD

• TX_PACKET_COUNT_GOOD

• RX_OCTET_COUNT_GOOD_BAD

• RX_OCTET_COUNT_GOOD

• RX_PACKETS_COUNT_GOOD_BAD

• RX_RECEIVE_ERROR_PACKETS

• RX_CRC_ERROR_PACKETS

这里需要注意的是，接收端的计数是位于VLAN过滤器和MAC地址过滤器之后的，对于MAC地址不符的帧上述Counter都不会累加。

• TX_EN：TX使能，发送数据时拉高；

• TX_D[1:0]：发送数据线，RMII有两根发送数据线；

• RX_CLK：接收时钟，不使用

• RX_DV：接收数据有效位，不使用；

• RX_ER：接收错误位，不使用；

• RX_D：接收数据线，RMII有两根接收数据线；

• CRS_DV：载波侦听位和接收数据有效位的结合线，使用该线不需要RX_D线；

• 50-MHz Reference Clock：50MHz参考时钟，需要PHY或者外部晶振提供；

本文使用TC375芯片，以RMII 100M接口为例，对MCAL配置和代码进行说明。

General页面中大多是一些接口使能配置和权限，这里只对一些特殊项进行说明：

• EthTimeoutCount：该参数定义了WriteMii、复位DMA等访问的超时时间；

• EthDmaSwResetWaitCycle：该参数定义了DMA复位之后的等待时钟周期；

GETH模块具有填充上层如网络层Checksum的功能，可以在这里进行使能。

我这里使用的AUTOSAR版本是AR4.2.2，如果是AR4.4.0，controller这里参数会稍微多一点，但是整体逻辑没有大改。

• EthSpeed：这里配置了信号收发频率，100M或10M，硬件内部会自动计算分频，无需修改外部输入时钟；

• EthPhyInterface：MII接口模式，这里配置RMII；

• EthOpMode：信号模式，全双工；

• EthCtrlPhyAddress：源MAC地址；

• EthCtrlRxBufLenByte：接收数据Buffer尺寸，这里配最大值1522；

• EthCtrlTxBufLenByte：发送数据Buffer尺寸，这里配最大值1522；

• EthRxBufTotal：接收Buffer数量，一般4个就够了；

• EthTxBufTotal：发送Buffer数量，一般4个就够了；

• EthMdioAlternateInput：MDIO接口输入选择，下面几个接口相同，可参考上文连接章节，不再一一赘述；

• EthCtrlEnableMii：Mii接口使能，控制PHY用的，勾选；

• EthCtrlEnableRxInterrupt：接收中断使能，一般建议接收使用轮询，中断模式下外部数据发送较快的时候系统不可控；

• EthCtrlEnableTxInterrupt：发送完成中断，MCAL给的中断里主要是更新Buffer的使用状态，如果不用中断需要调用TxConfirmation来轮询Buffer状态，建议使用中断；

• EthSkewTxClockDelay：Tx发送延时，单位222ps，RGMII下才需要使用；

• EthSkewRxClockDelay：Rx发送延时，单位222ps，RGMII下才需要使用；

• EthCtrlEnableCrcStripping：CRC字段剥离配置，如果勾选MAC帧的CRC将不再传递到上层；

• EthMDCClockFrequency：SMI接口MDC时钟线的频率，一般配置2.5M，太高PHY会不支持；

到这里配置就结束了，但这只是以太网调试的开始。

本文示例内容包括初始化、数据发送、数据接收，均使用Infineon MCAL标准接口。

首先是初始化：

Eth_Init(&Eth_Config);            /* 模块初始化 */    IfxGeth_Eth_Phy_Dp83825i_init();    /* PHY初始化，这里不展开介绍了 */    /* 设置Controller Mode为Active */    Eth_SetControllerMode(Eth_17_GEthMacConf_EthCtrlConfig_EthCtrlConfig_0, ETH_MODE_ACTIVE);

信号发送方面只需要先申请Buffer，然后填充对应的数据，进行发送即可，如果没有使能发送中断，需要周期调用Eth_TxConfirmation。发送的时候Buffer从网络层数据开始填充，目的MAC地址和报文类型以入参形式传递。这里注意bufferPtr是用来获取Buffer的地址，因此入参要取指针的地址。

uint8               *bufferPtr;Eth_BufIdxType      bufferIdx;bufRet = Eth_ProvideTxBuffer(Eth_17_GEthMacConf_EthCtrlConfig_EthCtrlConfig_0, &bufferIdx, &bufferPtr, &length);if(bufRet == BUFREQ_OK){    /* Buffer填充，这里填充的数据不包括目的MAC地址、源MAC地址和报文类型，仅包含网络层数据报内容 */}txRet = Eth_Transmit(Eth_17_GEthMacConf_EthCtrlConfig_EthCtrlConfig_0, bufferIdx, frameType, TRUE, numOfBufToLow, &desPhyAddr[0]);

我这里使用的是发送UDP报文，发送Buffer地址为0x70002906，Buffer数据长度为38个字节，仅包含网络层内容，内存如下：

然后我们观察数据包，内容同上（以太网最小64字节，多出的8字节0为填充）：

对于接收来说，首先需要进行轮询，以更新描述符，以及进行数据处理，放到周期任务中即可。

Eth_RxStatusType rxStatus;Eth_Receive(Eth_17_GEthMacConf_EthCtrlConfig_EthCtrlConfig_0, &rxStatus);

然后接收下层会进行回调，GETH调用EthIf_RxIndication通知上层，本文这里集成了Lwip，所以接入了对应的接口。另外注意这里如果接收用的是中断，是在中断中进行回调，处理逻辑需要注意。

void EthIf_RxIndication( uint8 CtrlIdx, Eth_FrameType FrameType, boolean IsBroadcast, const uint8* PhysAddrPtr, Eth_DataType* DataPtr, uint16 LenByte ){    netif_Indication(CtrlIdx,FrameType,IsBroadcast,PhysAddrPtr,DataPtr,LenByte);}

然后我们发送一个PING包给控制器，电脑端观察包内容（已进行过ARP的MAC地址查找）：

然后我们观察EthIf_RxIndication输入的内容，首先我们看传参：

传参这里帧类型为IPv4的0x0800，源MAC地址存在0x70000516，数据地址为0x7000051E，数据长度为64字节，这里起始GETH硬件是将MAC帧整包传上来的，从0x70000510开始，只是函数接口形式将包进行了拆分：

相对于PING包的原始内容，末尾多了4字节的CRC字段，这是因为电脑端WireShark没有打开CRC观测。

本文详细介绍了英飞凌Aurix TC3XX中的GETH模块，对其内部硬件结构和原理进行了分层阐述，并结合描述符机制对发送和接收流程进行了说明。最后对MCAL中GETH模块的配置进行了介绍，并通过MCAL示例代码对数据收发做了演示。